高速PCB設計的疊層問題
隨著高速電路的不斷涌現，PCB板的復雜度也越來越高，為了避免電氣因素的干擾，信號層和電源層必須分離，所以就牽涉到多層PCB的設計。在多層板的設計中，對于疊層的安排顯得尤為重要。一個好的疊層設計方案將會大大減小EMI及串擾的影響，在下面的討論中，我們將具體分析疊層設計如何影響高速電路的電氣性能。
一．多層板和鋪銅層(Plane)
多層板在設計中和普通的PCB板相比，除了添加了必要的信號走線層之外，最重要的是安排了獨立的電源和地層(鋪銅層)。在高速數字電路系統中，使用電源和地層來代替以前的電源和地總線的優點主要在于：
1、為數字信號的變換提供一個穩定的參考電壓。
2、均勻地將電源同時加在每個邏輯器件上
3、有效地抑制信號之間的串擾
原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻，使得電源層上的電壓很均勻平穩，而且可以保證每根信號線都有很近的地平面相對應，這同時減小了信號線的特征阻抗，對有效地較少串擾也非常有利。所以，對于某些高端的高速電路設計，已經明確規定一定要使用6層(或以上的)的疊層方案，如Intel對PC133內存模塊PCB板的要求。這主要就是考慮到多層板在電氣特性，以及對電磁輻射的抑制，甚至在抵抗物理機械損傷的能力上都明顯優于低層數的PCB板。
如果從成本的因素考慮，也并不是層數越多價格越貴，因為PCB板的成本除了和層數有關外，還和單位面積走線的密度有關，在降低了層數后，走線的空間必然減小，從而增大了走線的密度，甚至不得不通過減小線寬，縮短間距來達到設計要求，往往這些造成的成本增加反而有可能會超過減少疊層而降低的成本，再加上電氣性能的變差，這種做法經常會適得其反。所以對于設計者來說，一定要做到全方面的考慮。
二．高頻下地平面層對信號的影響
1、回流路徑：
如果我們將PCB的微帶布線作為一個傳輸線模型來看，那么地平面層也可以看成是傳輸線的一部分，這里可以用“回路”的概念來代替“地”的概念，地鋪銅層其實是信號線的回流通路。電源層和地層通過大量的去耦電容相連，在交流情況下，電源層和地層可以看成是等價的。在低頻和高頻下電流回路有什么不同呢?從下圖中我們可以看出來，在低頻下，電流是沿電阻最小的路徑流回，而在高頻情況下，電流是沿著電感最小的回路流回，也是阻抗最小的路徑，表現為回路電流集中分布在信號走線的正下方。
高頻下，當一條導線直接在接地層上布置時，即使存在更短的回路，回路電流也要直接從始發信號路徑下的布線層流回信號源，這條路徑具有最小阻抗，即電感最小和電容最大。這種靠大電容耦合抑制電場，靠小電感耦合抑制磁場來維持低電抗的方法稱為自屏蔽。
下面這個公式反映了信號線下方回流路徑上的電流密度隨各種條件而變化的規律：
2、回流路徑上電流分布：
從公式中可以得出結論：在電流回路上，離信號線越近的位置，電流的密度越大，這種情況下整個回路的面積最小，因而電感也最小。同時可以想象，信號線和回路如果離的很近，兩者電流大小近似相等，方向相反，在外部空間產生的磁場可以相互抵消，因此對外界的EMI也很小。所以，在疊層設置時最好保證每個信號走線層都有很近的地平面層相對應。
3、現在考慮地平面上的串擾問題：
在高頻數字電路中，造成串擾的主要原因是電感耦合的結果。從上面回路電流密度分布的公式看出，當幾個信號線離的比較近的時候，相互的回路電流會產生交疊，這時候兩者之間的磁場必然相互干擾，從而產生串擾噪聲。串擾電壓的大小和信號線之間的距離D，地平面的高度H以及系數K有關，見下圖：
式中K與信號的上升時間以及相互干擾的信號線的長度有關。對于疊層設置來說，無疑拉近信號層和地層的距離將會有效的減少地平面的串擾。
在實際PCB布線時經常會遇到這樣一個問題，就是在對電源和地層進行鋪銅時，如果不注意，可能會在鋪銅區里出現一個隔離的槽，這一情況往往是由于過孔過密，或者過孔的隔離區設計不合理造成的(如圖)。后果是減慢了上升時間，增加了回路面積，從而導致電感的增大，容易產生不必要的串擾和EMI，我們要避免發生這種現象。
因為回路電流繞道而增大的電感大致可以表示為：L=5Dln(D/W)， D代表信號線到斷槽最近端的垂直距離，W是指走線的線寬。
三．幾種典型的疊層方案及分析
了解了上述基本知識，我們可以得出相應的疊層設計方案。總體來說，盡量遵循以下幾方面的規則：
1、鋪銅層最好要成對設置，比如六層板的2，5或者3，4層要一起鋪銅，這是考慮到工藝上平衡結構的要求，因為不平衡的鋪銅層可能會導致PCB板的翹曲變形。
2、信號層和鋪銅層要間隔放置，最好每個信號層都能和至少和一個鋪銅層緊鄰。
3、縮短電源和地層的距離，有利于電源的穩定和減少EMI。
4、在很高速的情況下，可以加入多余的地層來隔離信號層，但建議不要多加電源層來隔離，這樣可能造成不必要的噪聲干擾。
但實際情況是，上述談到的各種因素不可能同時滿足，這時我們就要考慮一種相對來說比較合理的解決辦法。下面就分析幾種典型的疊層設計方案：
首先分析四層板的疊層設計。一般來說，對于較復雜的高速電路，最好不采用4層板，因為它存在若干不穩定因素，無論從物理上還是電氣特性上。如果一定要進行四層板設計，則可以考慮設置為：電源-信號-信號-地，還有一種更好的方案是：外面兩層均走地層，內部 兩層走電源和信號線，這種方案是四層板設計的最佳疊層方案，對EMI有極好的抑制作用，同時對降低信號線阻抗也非常有利，但這樣布線空間較小，對于布線密度較大的板子顯得比較困難。
下面重點討論一下六層板的疊層設計，現在很多電路板都采用6層板技術，比如內存模塊PCB板的設計，大部份都采用6層板(高容量的內存模塊可能采用10層板)。最常規的6層板疊層是這樣安排的：信號-地-信號-信號-電源-信號，從阻抗控制的觀點來講，這樣安排是合理的，但由于電源離地平面較遠，對較小共模EMI的輻射效果不是很好。如果改將鋪銅區放在3和4層，則又會造成較差的信號阻抗控制及較強的差模EMI等不良問題。還有一種添加地平面層的方案，布局為：信號-地-信號-電源-地-信號，這樣無論從阻抗控制還是從降低EMI的角度來說，都能實現高速信號完整性設計所需要的環境。但不足之處是層的堆疊不平衡，第三層是信號走線層，但對應的第四層卻是大面積鋪銅的電源層，這在PCB工藝制造上可能會遇到一點問題，在設計的時候可以將第三層所有空白區域鋪銅來達到近似平衡結構的效果。
更復雜的電路實現需要使用十層板的技術，十層的PCB板絕緣介質層很薄，信號層可以離地平面很近，這樣就非常好的控制了層間的阻抗變化，一般只要不出現嚴重的疊層設計錯誤，設計者都能較容易地完成高質量的高速電路板設計。如果走線非常復雜，需要更多的走線層，我們可以將疊層設置為：信號-信號-地-信號-信號-信號-信號-電源-信號-信號，當然這種情況不是我們最理想的，我們要求信號走線能在少量的層布完，而是用多余的地層來隔離其它信號層，所以更通常的疊層方案是：信號-地-信號-信號-電源-地-信號-信號-地-信號，可以看到，這里使用了三層地平面層，而只用了一層電源(我們只考慮單電源的情況)。這是因為，雖然電源層在阻抗控制上的效果和地平面層一樣，但電源層上的電壓受干擾較大，存在較多的高階諧波，對外界的EMI也強，所以和信號走線層一樣，是最好被地平面屏蔽起來的。同時，如果使用多余的電源層來隔離，回路電流將不得不通過去耦電容來實現從地平面到電源平面的轉換，這樣，在去耦電容上過多的壓降會產生不必要的噪聲影響。
四．總結
上面僅僅討論了在PCB疊層設計時會遇到的部分問題，具體應視實際情況而定，在能力范圍內，經常還要兼顧信號質量與成本。在依照上面所闡述的理論原則來進行疊層方案的設計的同時，我們還需要考慮一些其它的布線原則來配合，比如每一層走線的方向，信號層電源線寬的定義，以及去耦電容的擺放等等。只有綜合考慮各方面的因素，才能最終設計出一塊性能較好的電路板。
版權*轉載申明：
本站內容為本站編輯或整理，所以轉載務必通知本站并以超鏈接形式注明內容來自本站，以免帶來不必要麻煩。http://www.360doc.com/content/12/0412/22/584129_203146313.shtml
