DC_DC電感選型指南
直流DC 震蕩，射頻**選工字型繞線電感，層疊電感優點是可以做的小；下面是DC升壓輸出的電感選型摘錄的一段英文：
inductor specifications, DC resistance, saturation current and core loss. Low DC resistance has better
power efficiency. Also, it avoid inductor saturation which w ill cause circuit system unstable and
lower core loss at 1 MHz.
一：電感主要參數意義
DC-DC外圍電感選型需要考慮以下幾個參數：電感量L，自諧頻率f0,內阻DCR，飽和電流Isat，有效電流Irms。
電感量L：L越大，儲能能力越強，紋波越小，所需的濾波電容也就小。但是L越大，通常要求電感尺寸也會變大，DCR增加。導致DC-DC效率降低。相應的電感成本也會增加。
自諧頻率f0：由于電感中存在寄生電容，使得電感存在一個自諧振頻率。超過此F0是，電感表現為電容效應，低于此F0，電感才表現為電感效應（阻抗隨頻率增大而增加）。
內阻DCR：指電感的直流阻抗。該內阻造成I2R的能量損耗，一方面造成DC-DC降低效率，同時也是導致電感發熱的主要原因。
飽和電流Isat：通常指電感量下降30%時對應的DC電流值。
有效電流Irms：通常指是電感表面溫度上升到40度時的等效電流值。
二：DC-DC電感選型步驟
1， 根據DC-DC的輸入輸出特性計算所需的***小電感量。
對于Buck型DC-DC，計算公式如下
Lmin=【Vout*（1-Vout/Vinmax）】/ (Fsw*Irpp)
其中：Vinmax = maximum input voltage
Vout = output voltage
fsw = switching frequency
Irpp = inductor peak-to-peak ripple current
通常將Irpp控制在50%的輸出額定電流Irate。則上述公式變化如下：
Lmin=2*【Vout*（1-Vout/Vinmax）】/ （Fsw*Irate）
對于Boost型DC—DC的Lmin電感計算公式如下：
Lmin=2*【Vinmax*（1-Vinmax/Vout）】/Fsw*Irate
2， 根據電感的精度，計算出有一定裕量的電感值例如：對于20%精度的電感，考慮到5%的設計裕量。則Dc-DC所需的電感為L=1.25*Lmin
3， 確定我們所需的電感為比計算出的電感L稍大的標稱電感
例如：有一手機使用Buck型DC-DC，其輸入為電池Vinmax= =4.2V，開關頻率Fsw=1.2MHZ，輸出電流Irate=500mA，輸出電源Vout=1.2V
則其DC-DC所需的電感Lmin= [2*1.2*（1-1.2/4.2）]/(1.2*0.5)uH=2.85uH
L=2.86uH*1.25=3.57uH.
距離3.57uH***近的一個標稱電感為4.7uH，所以DC-DC外部電感選用4.7uH電感。
4， 在給定的的標稱電感下，考慮以下限制因素***終決定電感的選型。
1），電感自諧頻率f0需10倍于開關頻率Fsw以上。
2）， 飽和電流Isat和有效電流Irms中較低的一個需是DC-DC額定電流輸出Irate的1.3倍以上。
3）， DCR越低越好
4），疊層電感比繞線電感好（損耗小）
5），帶屏蔽的電感比不帶屏蔽的電感好。（改善EMI）
另外，電感的成本和體積也是需要權衡的。
版權*轉載申明：
本站內容為本站編輯或整理，所以轉載務必通知本站并以超鏈接形式注明內容來自本站，以免帶來不必要麻煩。
inductor specifications, DC resistance, saturation current and core loss. Low DC resistance has better
power efficiency. Also, it avoid inductor saturation which w ill cause circuit system unstable and
lower core loss at 1 MHz.
